Tesla обновила дорожную карту оборудования, сменив брендинг ускорителей вывода с AI на SI. Процессор пятого поколения SI5, который будет производиться по техпроцессам 3 нм и 2 нм на мощностях TSMC и Samsung, получит многочиповую компоновку и 96 ГБ памяти. Ожидается, что его производительность в 40 раз превысит показатели текущего поколения HW4.
Выпуск ускорителя шестого поколения SI6 запланирован на 2029–2030 годы. Tesla заключила контракт с Samsung Foundry на производство этих чипов по техпроцессу 2 нм до 2033 года. По оценкам, SI6 обеспечит 80-кратный прирост вычислительной мощности и восьмикратное увеличение объема памяти по сравнению с HW4.
Компания также возобновила разработку ускорителя обучения Dojo, представив третье поколение D3. В отличие от предыдущих версий D1 и D2, использующих архитектуру на уровне пластины, D3 перейдет на чиплетный дизайн с применением 2.5D и 3D-упаковки и стековой памяти HBM. Устройство планируют оптимизировать для масштабирования и работы в космосе.
