Компания TSMC объявила о преодолении восьмилетнего застоя в масштабировании ячеек SRAM. Начиная с техпроцесса N5 в 2020 году и заканчивая поколениями N3 и N2, площадь ячейки памяти оставалась неизменной на уровне 0,021 мкм 2.
Переход на техпроцесс A14, серийное производство которого запланировано на 2028 год, позволит сократить площадь ячейки SRAM до значения менее 0,017 мкм 2. Это обеспечит масштабирование более чем на 19 процентов по сравнению с N5.
Уменьшение размера ячеек позволит разработчикам увеличивать объём кеш-памяти в будущих процессорах или использовать освободившееся место на кристалле для размещения других функциональных блоков.
Техпроцесс A14 также обеспечит рост плотности размещения транзисторов на 20 процентов относительно N2. Скорость их переключения вырастет на 10–15 процентов, либо энергопотребление снизится на 30 процентов при прежней производительности.
В конкурентной борьбе TSMC рассчитывает опередить Intel, чья технология 18A обеспечивает площадь ячейки SRAM на уровне 0,021 мкм 2. Компания Samsung Electronics не раскрывает публично аналогичные характеристики своих техпроцессов.
