Компания SK Hynix представила архитектуру H-TPU (Hynix Transaction Processing Unit) 12 октября 2026 года на конференции ISOCC в Инчхоне. Разработка призвана решить проблему ограничений производительности в центрах обработки данных, где традиционные центральные процессоры перестали справляться с задачами управления SSD.
Вместо одного крупного универсального процессора архитектура H-TPU использует распределенную систему из десятков компактных TPU-кластеров. Функции управления разделены на отдельные блоки: в активном состоянии находятся только те модули, которые необходимы для выполнения конкретной задачи, например записи данных. Остальные блоки переходят в режим минимального энергопотребления.
Согласно данным компании, площадь ядра H-TPU составляет 1/25 от размера стандартного CPU, что занимает около 4% от общей площади процессора. Энергопотребление архитектуры снижено до 2,5% от уровня обычных CPU за счет использования упрощенного четырехступенчатого конвейера без внеочередного исполнения команд.
SK Hynix планирует внедрить технологию H-TPU в свои линейки NAND-памяти, включая контроллеры для корпоративных SSD следующего поколения. В дальнейшем архитектура станет частью системы хранения данных для ИИ под названием Storage Next.
Компания ожидает синергетический эффект от сочетания контроллеров на базе H-TPU и высокополосной флеш-памяти нового поколения HBF, выпуск которой запланирован на следующий год.
