IBM разрабатывает техпроцесс 0,7 нм с архитектурой Nanostack (CFET), которая предполагает вертикальное штабелирование транзисторов вместо их планарного размещения. По расчетам компании, это позволит разместить около 100 млрд транзисторов на кристалле площадью 150 мм2. Ожидается, что новая технология обеспечит рост производительности на 50 % или снижение энергопотребления на 70 % по сравнению с 2-нм чипами.
Для адаптации инструментов автоматизированного проектирования (EDA) к новой архитектуре IBM привлекла компанию Siemens. Siemens стала крупным игроком на рынке EDA после покупки Mentor Graphics за $4,5 млрд в 2017 году. Партнеры намерены помочь инженерам учитывать особенности теплового взаимодействия и сопротивления проводников, возникающие при вертикальной компоновке элементов.
Пилотный комплект средств проектирования (PDK) с библиотеками логических ячеек и SRAM выйдет в первом квартале 2027 года. Он позволит разработчикам проводить предварительные расчеты характеристик схем до появления зрелой платформы. Практическая реализация техпроцесса 0,7 нм запланирована на срок не позднее 2031 года.
