Samsung Electronics скорректировала дорожную карту развития памяти, уделив внимание первому поколению DRAM класса ниже 10 нм. Компания ведет параллельную разработку двух узлов, где новый узел B1b будет использовать структуру гибридного соединения.
В рамках узла D0a массив памяти и периферийные схемы будут производиться на разных пластинах. Затем компоненты объединят с помощью технологии wafer-to-wafer. Такой подход позволяет оптимизировать производительность каждого элемента по отдельности.
Технология гибридного соединения уже применяется в производстве 3D NAND. В отличие от схемы 4F² VCT, требующей травления с высоким коэффициентом аспектного отношения, метод гибридного соединения уже прошел проверку в массовом производстве, что снижает порог коммерциализации DRAM.
