Компания Huawei представила архитектуру чипов LogicFolding, которая переносит логические блоки в вертикальную плоскость. По данным компании, это решение позволяет сократить количество буферов тактовой сети в модуле обработки с 43 600 до 19 000, что составляет снижение более чем на 50%.
Технология опирается на закон масштабирования Tau Scaling, фокусирующийся на времени прохождения сигнала и расстоянии между узлами. Согласно отчетам Huawei, ключевые пути передачи данных сокращаются на 70%, а средняя длина сигнальных путей уменьшается на 20%. Это позволяет повышать энергоэффективность без использования передовых литографических процессов.
Эксперты отрасли указывают на проблему отвода тепла: вертикальная компоновка увеличивает плотность мощности, создавая локальные перегревы. Для решения этой задачи Huawei изучает применение алмазных слоев и микроканалов жидкостного охлаждения. Без эффективного теплоотвода рост производительности может быть нивелирован принудительным снижением частот.
Разборка новых процессоров Huawei подтвердила использование двух вертикально упакованных слоев, соединенных методом медной гибридной связи. Несмотря на успехи в сокращении путей сигнала, технология сталкивается со сложностями в производстве, такими как тепловое напряжение и контроль выхода годных кристаллов. Сейчас архитектура внедряется в коммерческие процессоры Kirin.
