Система Architect Labs Platform спроектировала ИИ-ускоритель Redwood, пройдя путь от текстового задания до прототипа на FPGA менее чем за 2 недели. Платформа самостоятельно выполнила моделирование, создала описание схемы, провела верификацию и подготовила прошивку. После внесения правок в спецификации новые версии для FPGA появлялись менее чем за 48 часов.
Архитектура Redwood использует блочную структуру для снижения задержек и энергопотребления, размещая данные рядом с вычислительными узлами. Управление отделено от вычислений, а блоки могут отключаться для экономии энергии. Разработчики достигли 95% покрытия кода, а первая RTL-версия, перенесенная на FPGA, не содержала ошибок в работе.
В тестах с моделью Qwen3 0.6B чип Redwood Nano на FPGA показал 12,1 токена в секунду при частоте 250 МГц. Для будущей версии на техпроцессе Samsung 8 нм прогнозируется 49 токенов в секунду при потреблении 1,335 Вт, тогда как Nvidia Jetson Orin Nano потребляет 2,59 Вт. Расчетное преимущество составляет 1,75 раза по производительности и 3,4 раза по энергоэффективности.
Исследователи провели эксперимент по рекурсивному самоулучшению: модель Qwen3 на базе Redwood искала способы оптимизации собственных операций. Система выявила варианты улучшения временных характеристик и ядер. Разработчики отмечают, что это лишь ранняя форма автономного улучшения, однако она подтверждает возможности платформы по поиску новых архитектурных решений.
Сейчас команда готовит физическое производство чипа по техпроцессу TSMC. Этот этап должен подтвердить расчетные характеристики на кремнии. Цель проекта — сократить цикл разработки аппаратного обеспечения с нескольких лет до недель, обеспечивая превосходство над серийными решениями за счет единого цикла оптимизации ПО и аппаратной части.
